基于Cadence的静态CMOS门电路仿真设计

cadence仿真软件介绍

基于Cadence 的静态CMOS 门电路仿真设计

王文彬 杨定坤 罗 坤 欧阳林

【摘 要】在数字集成电路的设计当中，静态互补CMOS 门电路是最常用的组合逻辑门电路之一，CMOS 结构具有对噪声的灵敏度低、没有静态功耗、性能稳定等特点。故本文首先介绍了静态互补CMOS 门电路的设计原理基础，然后以经典的反相器和NAND 门级电路为例通过Cadence ADE 仿真软件对这两种静态互补CMOS 逻辑门电路进行了仿真设计，最后，在前置正确仿真的基础上本文采用了一种伪NMOS 的方式实现了NAND 门电路，优化了设计。 【期刊名称】《黑龙江科技信息》 【年(卷),期】2019(000)024 【总页数】2

【关键词】静态电路；CMOS; NAND; 伪NMOS 【文献来源】

https://www.zhangqiaokeyan.com/academic-journal-cn_heilongjiang-science-

technology-information_thesis/0201274934988.html

1 Cadence ADE 简介

ADE（Analog Design Environment）是美国Cadence 公司开发的集成电路设计自动化仿真软件，其功能强大，仿真功能多样，包含直流仿真（DC Analysis）、瞬态仿真（Transient Analysis）、交流小信号仿真（AC Analysis）、零极点分析（PZ Analysis）、噪声分析（Noise）、蒙特卡罗分析（Monte Carlo）、周期性稳定分析（Periodic Steady-state Analysis）等，并可对设计仿真结果进行成品率分析和优化，大大提高了复杂集成电路的设计效率。此外Cadence 公司还和多家半导体晶圆厂家建立了仿真工艺库文件PDK（Process

Design Kit），方便设计者选择PDK 进行设计与仿真，而本文采用的工艺为TSMC 0.18 um[1]。

2 静态CMOS 电路设计

静态互补CMOS 门级电路是使用最广泛的逻辑门的类型，因其具有良好的稳定性、良好的性能以及低功耗等特点而在集成电路的设计中被广泛使用。 静态互补CMOS 门级电路是由上拉网络（PUN）和下拉网络（PDN）的组合而成的，其结构如图1 所示。在静态互补CMOS 门电路设计当中，一般先根据需要待实现的逻辑运算式设计出下拉网络，然后再根据下拉网络的逻辑结构作出上拉网络，具体实施方式即是将下拉网络中MOS 管的串并联方式以及MOS 管的N/P 属性互换后得到新的网络，即是上拉网络。而在运算方面，对于NMOS 管来说，串联即是做乘法运算，并联即是做加法运算，PMOS 管反之[2]。

3 静态CMOS 反相器

静态互补CMOS 组合逻辑门实际上就是把静态CMOS 反相器扩展为具有多个输入的逻辑门而形成的，故在此处先作反相器的讨论。反相器应用在数字集成电路当中可以将输入信号的相位反转180 度，即是做取反运算的门电路，此时MOS 管工作在开关状态。但当MOS 管工作在过渡区时，便可起到放大的作用，可应用在音频放大或者时钟振荡器中。

在电路结构上由一个PMOS 管和一个NMOS 管构成的，这里下拉网络和上拉网络由单独一个MOS 管构成，静态互补电路都可近似看成反相器的这种结构，反相器的逻辑运输表达式如下：

通过仿真软件作出的其仿真电路结构与仿真结果曲线如图2，3 所示。

4 静态CMOS 与非门

与非门（NAND gate）数字电路的一种基本逻辑电路。它可以有多个输入端口。其功能为：当各个输入均为高电平1 时，则输出为低电平0；当其各个输入中至少有一个为低电平0 时，则输出为高电平1。

与非门是一种典型的静态互补CMOS 组合逻辑门电路，二端口输入的与非门逻辑表达式如下

通过仿真软件作出的其仿真电路结构与仿真结果曲线如图4，5 所示，图4 仿真结果与文献[3]中结果符合一致

5 与非门电路的改进

上述的静态互补CMOS 逻辑门虽然具有高度的稳定性，但是随着半导体集成技术与工艺的发展，器件尺寸的进一步缩小，这种用2N 个晶体管来实现N 个输入的门级电路的方式，不仅使得功耗成倍的增加了，同时为了保证电路的功能也需要在电路负载端接更大的负载电容，电容面积将会挤压实际芯片版图设计中电路布置的空间。为了解决这个问题，本文采用了一种伪NMOS 的设计方法，即在实际电路设计中采用一个PMOS管来替代静态互补结构中的上拉网络PUN，从而实现多输入门级电路的晶体管使用数量下降到N+1 个，大大减少了功耗与负载电容的大小。其结构如图6 所示。

结束语

通过Cadence 仿真软件对反相器和与非门两种经典的静态CMOS 逻辑门电路进行仿真，得到正确的仿真结果，并在此正确仿真的基础上采用了一种伪NMOS 结构优化了与非门的仿真设计，该伪NMOS 结构具有如下优良特性：（1）减少了近一半的晶体管数量，很大程度上降低了功耗。（2）负载端接更

1